陈军宁教授课题组在静态随机存取存储器（SRAM）研究方面取得重要进展
（新闻中心通讯员 孙九洲）近日，安徽大学电子信息工程学院陈军宁教授课题组在静态随机存取存储器（SRAM）研究方面取得重要进展，论文《A Pipeline Replica Bitline Technique for Suppressing Timing Variation of SRAM Sense Amplifiers in a 28-nm CMOS Process》在期刊《IEEE JOURNAL OF SOLID-STATE CIRCUITS（JSSC）》上刊发。
这是我校首次在该期刊上以第一通讯单位发表原创性科研成果，也是中国大陆科研单位首次在该期刊上发表关于SRAM的研究成果。SRAM由于不需要定时刷新、操作速度快等特点，被广泛应用于各种处理器芯片和片上系统芯片的缓存中。在传统6管存储单元中，晶体管尺寸的不断缩小以及位线电容的不断增加导致SRAM 读取速度越来越慢，因此需要采用灵敏放大器提高读取速度。其中，灵敏放大器SAE信号的触发时间直接影响了SRAM 的速度与功耗。随着半导体制造工艺的发展，半导体器件特征尺寸越来越小，随机掺杂波动和器件制造过程中的偏差越来越大，工艺偏差严重影响了SAE信号的触发时间，造成存储器读写发生错误。陈军宁教授课题组提出了一种基于流水线的可配置复制位线电路，能够有效抑制工艺偏差的影响，精确控制SAE信号的触发时间，优化了SRAM的性能。
JSSC是微电子学与集成电路领域的国际顶级期刊，在国际上享誉盛名，建刊50年来，中国大陆在该期刊上发表的论文只有30余篇。
原文链接：http://news.ahu.edu.cn/02/06/c4642a66054/page.htm
合肥工业大学 荐稿